为什么等长，等长的重要性在PCB设计中，等长走线主要用于某些高速并行总线。
由于这种并行总线通常具有基于同一时钟采样的多个数据信号，因此每个时钟周期可能必须采样两次（DDR SDRAM）甚至4次。
随着芯片工作频率的增加，信号传输延迟会影响时序，以确保可以在数据采样点（时钟的上升沿或下降沿）正确收集所有信号的值，即信号的延迟传输必须受到控制。
等长走线的目的是尽可能减少PCB上所有相关信号的传输延迟差异。
对于诸如USB / SATA / PCIE的串行信号，没有上述并行总线的时钟概念，并且该时钟隐含在串行数据中。
数据发送器将时钟包含在数据中并发送出去，数据接收器从接收到的数据中恢复时钟信号。
这种类型的串行总线不具有用于并行总线的等长布线的概念。
但是，由于这些串行信号均使用差分信号，因此为了确保差分信号的信号质量，通常要求差分信号对的配线长度相等，并根据其要求控制阻抗匹配。
总线规范。
缠绕等长的命令和技术方法一：步骤1：连接一条等长的线。
步骤2：T + R开始环绕等长，用TAB键调出等长属性设置框，如下图所示：步骤3：只需滑动蛇形线即可。
其中，“”和“＆gt;”可以分别调节蛇形线数字键1的上下范围减小数字角的宽度，数字键2增大角线的宽度，数字键3减小间隙距离，数字键4增大间隙距离：方法2 ：Shift + A可以直接在路由模式下使用点对点等长。
设置属性和方法相同。
差分对等长快捷键T + I，属性设置可以参考单根等长属性设置。
常用模块的等长技巧1）远程分支布线的等长要求为L1 + L2 = L3 + L1。
通常的操作方法是先设置T点，尝试使L1和L2的长度相同，如果将T点设置在中间，则通常几乎相同。
如果未在中间设置T点，则可以正确地路由某个分支。
方法1：删除一个分支（例如：L2），然后缠绕L1。
方法2：不要删除分支，列出相等长度的表，并计算L1 +（L2 + L3）/ 2到导线L1。
2），包括端接或串联电阻类型，例如CPU串联电阻-DDR等长要求都要求L1（CPU到串联电阻）+ L2（到DDR的串联电阻）= L3（CPU到串联电阻）+ L4（串联电阻）方法1：将原理图上的串行电阻短路，并更新PCB，使其成为实现目标的网络。
方法2：单独进行物理测量，然后将两者相加（最好列出一个等长的表，这种方法很尴尬）。
注意：如果有终端，请删除终端，然后将其长度相等。
短段的长度不计入相等的长度。
3），菊花链方法：分别复制多个版本，并等长地先将迹线从SDRAM删除到FLASH，然后将等长的CPU绕过SDRAM，然后在另一个版本中删除CPU到SDRAM，然后进行SDRAM的接线四舍五入到相同长度的FLSAH，然后将两个版本合并。
长度相等的注意事项1.间隙需要满足3W原理[对于相同的长度差，最好是4W，越大越好] 2.长度相等且长度相等的技术1.相等长度和CTRL的视图+单击鼠标中键（您需要的鼠标在网络上），您可以查看网络的长度[以及选项，例如选择，属性编辑等。
]缠绕时检查等距长度非常方便实用。
等距长度。
也可以使用Shift + X调用此快捷方式。
2.等长表的应用范围：常用模块的等长和内部等长检查。
第一步：您可以直接复制所需的包装纸，将其包裹在PCB中等长的地方。
组线的长度。
然后将其粘贴到EXCEL表单中。
步骤2：在Excel表中，将单元替换为Ctrl + H。
步骤3：选择并右键单击以将单元格的value属性设置为整数。
-END-来源| Fanyi PCB |整理文章进行相关技术的传播，版权属于原作者| |如有侵权，请联系
在线客服